# ⑩ 公 開 特 許 公 報 (A) 平2-239651

H 01 L 25/14

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月21日

H 01 L 25/10 23/28

J 6412-5F 7638-5F

 $Z \times$ 

審査請求 未請求 請求項の数 3 (全10頁)

半導体装置およびその実装方法 図発明の名称

> 願 平1-60436 20特

願 平1(1989)3月13日 22出

秋 間 仰発 明 者

勇夫

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

F 絵 @発 明者 国

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内 東京都千代田区神田駿河台 4 丁目 6 番地

東京都小平市上水本町5丁目20番1号

株式会社日立製作所 の出 願 人

勿出 願 人

日立超エル・エス・ア

イ・エンジニアリング

株式会社

弁理士 筒井 大和 個代 理 人

最終頁に続く

- 1. 発明の名称 半導体装置およびその実装方法
- 2. 特許請求の範囲
  - 1. 半導体チップを収容するパッケージの一面に 凸部を形成し、かつ他面に凹部を形成するとと もに、前記凸部、および凹部の形成されたパッ ケージ面に前記半導体チップと導通する外部階 子を配置することによって、一のパッケージの 前記凸部と、他のパッケージの前記凹部とを嵌 め合わせ、これらパッケージの同一信号、およ び問一電源電圧用の外部端子同士を導通させる パッケージ構造を備えることを特徴とする半導 体装置。
  - 2. 請求項1記載の半導体装置を配線基板上に複 数実装する際、前記一のパッケージの凸部と他 のパッケージの凹部とを嵌合することによって、 これらパッケージを備える半導体装置同士を着 脱自在に接合することを特徴とする半導体装置 の実装方法。

- 3. 請求項1記載の半導体装置を配線基板上に復 数実装する際、前記パッケージ同士を嵌合する ことによって、これらパッケージを備える半導 体装置を配線基板の実装面に対して垂直な方向 に積み重ねることを特徴と半導体装置の実装方 **i**
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置技術に関し、特に、半導 体チップを収容するパッケージ構造技術に関する ものである。

〔従来の技術〕

近年、電子装置の小形化、高機能化の観点から、 配線基板上に実装されるLSIパッケージの高密 度実装化が進められている。そして、LSIパッ ケージの高密度実装化に伴い、LSIパッケージ には、LSIチップを外部環境から保護したり、 LSIチップのハンドリングを可能にしたりする という基本的な機能の他に高密度実装化のための 様々な機能が要求されている。

しSIバッケージ構造については、日極マグロウヒル社発行、「日経エレクトロニクス別冊版 2、マイクロデバイセズ、1984年6月11日」P129~168に記載があり、DIPに代表されるピン挿入形のパッケージやQFPやSOJに代表される面実装形のパッケージについて、それらの構造やそれらを構成するパッケージ構造について、役明されている。

ところで、従来、このようなLSIバッケージを配線基板上に実装するには、片面、両面いずれの実装方式でも、複数のLSIバッケージを配線 基板の平面上、水平方向に実装していた。

#### (発明が解決しようとする課題)

ところが、複数のLSIパッケージを配線基板の平面上、水平方向に実装する従来の技術においては、実装が水平方向に展開されるため、LSIパッケージの大面積化、配線基板に構成される回路機能の拡張、あるいは記憶容量の増加に伴って、配線基板の面積も大面積化しなければならなかっ

の一面に凸部を形成し、かつ他面に凹部を形成するとともに、前記凸部、および凹部の形成されたパッケージ面に前記半導体チップと導通する外部端子を配置することによって、一のパッケージの前記凹部とを受められました。これらパッケージの同一信号、およパッケーの構造を備える半導体装置である。

また、半導体装置を配線基板上に複数実装する際、前記一のパッケージの凸部と他のパッケージの凹部とを嵌合することによって、これらパッケージを備える半導体装置同士を着脱自在に接合する半導体装置の実装方法である。

さらに、半導体装置を配線基板上に複数実装する際、前記パッケージ同士を嵌合することによって、これらパッケージを備える半導体装置を配線 基板の実装面に対して垂直な方向に積み重ねる半 導体装置の実装方法である。

### 〔作用〕

上記した第1の手段によれば、複数の半導体装

た。

また、配線基板上に回路が構成された後、その配線基板の回路機能を拡張したり、あるいはメモリ製品であれば配値容量を増加させたりすることはできなかった。したがって、例えばメモリ製品の場合、記憶容量を増加させるには、複数の配線基板を用意しなければならず、配線基板を組み込む電子装置も大形化していた。

本発明は上記課題に着目してなされたものであり、その目的は、LSIパッケージの実装密度を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特 散は、明細書の記述および添付図面から明らかに なるであろう。

#### (課題を解決するための手段)

本職において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、以下のとおりで ある。

すなわち、半導体チップを収容するパッケージ

置を、各半導体装置を構成するパッケージ同士が密着した状態で導通させることができるため、半導体装置間の間隔が短くなり、実装密度を向上させることが可能となる。

第2の手段によれば、半導体装置の着脱が可能 になるため、故障した半導体装置のみを取り替え たり、半導体装置の着脱により回路機能や記憶容 量等を適宜変えたりすることが可能となる。

第3の手段によれば、半導体装置の実装が、配線基板の実装面に対して水平方向に展開されるのみならず、実装面に対して重直な方向にも展開されるため、従来と同じ実装面積であっても従来よりも実装数を増加させることが可能である。

# 〔実施例1〕

第1図は本発明の一実施例である半導体装置のパッケージ外観を示す斜視図、第2図は第1図の Ⅱ-Ⅱ線断面図、第3図はこの半導体装置を複数 積み重ねた状態を示す断面図、第4図はこの半導 体装置を配線基板上に実装した状態を示す斜視図、 第5図は配線基板上における半導体装置の積み重 ね状態を示す斜視図である。

ます、本実施例1の半導体装置の構造を第1図~第3図により説明する。

本実施例1の半導体装置1 a は、第1図に示すように、パッケージ2 a の上面の中央部に、例えば四角柱状の凸部3 a が形成され、かつ第2図に示すように、パッケージ2 a の裏面に凹部4 a が形成された樹脂モールド型のパッケージ構造となっている。

凸部3 a の形成されたパッケージ2 a の上面には、42 アロイ等からなる複数の外部リード(外部端子)5 a がパッケージ2 a の周辺方向に沿って並設されている。そして、これら外部リード5 a は、パッケージ2 a の側面に沿って垂直に折曲し、さらに凹部4 a の形成されたパッケージ2 a の裏面に形成された溝部6 a に保持されている。

一方、第2図に示すように、外部リード5aと 一体成型されてなる内部リード7は、パッケージ

重ねた際、各半導体装置 1 a の同一の外部リード 5 a . 5 a 同士が電気的に接続される構造となっ ている。

なお、パッケージ2 a の上面の一隅には、複数のパッケージ2 a . 2 a 同士を積み重ねる際、極性や接続する外部リード5 a . 5 a 同士を間違えないように、目印Mが剌設されている。

このようなパッケージ構造の半導体装置を製造するには、例えば次のようにする。

すなわち、まず、リードフレームにおけるダイ パッド11上に半導体チップ 9 を接合し、半導体 チップ 9 のポンディングパッドとリードフレーム の内部リード 7 とをワイヤポンディング 8 によっ て接合した後、このリードフレームを所定の金型 に収めて半導体チップ 9 を樹脂によってモールド しパッケージ 2 a を形成する。

次いで、樹脂が硬化した後、樹脂から露出する 外部リード 5 a を所定長で切断し、パッケージ 2 a を上記リードフレームの外枠から分離した後、 外部リード 5 a をパッケージ 2 a の 例面に沿って 2 aの内部に埋設されており、その一端は、金、あるいは飼等からなるポンディングワイヤ 8 を介して所定の集積回路が構成された半導体チップ 9 の図示しないポンディングパッドと電気的に接続されている。この半導体チップ 9 は、例えばエポキシ樹脂からなる接合剤 1 0 により、 4 2 アロイ等からなるダイバッド 1 1 上に接合されている。

パッケージ2aの上記した凹部4aは、このパッケージ2aと同一形状の他のパッケージ2aのの凸部3aを嵌め合わせた際、その凸部3aを保持できる形状、および寸法となっているため、第3回に示すように、各パッケージ2aの凸部3aと凹部4aとを嵌合して固定し、複数の半導体造置1a,1a同士を複み重ねることが可能な構造となっている。

そして、本実施例1の半導体装置1 a は、同一信号、および同一電源電圧用の外部リード 5 a の一部がパッケージ 2 a の上面と、パッケージ 2 a の裏面とに配置されているため、複数の半導体装置1 a , 1 a をパッケージ 2 a の高さ方向に積み

垂直に折曲し、さらにバッケージ 2 a の裏面に形成された清部 6 a で保持させる。

次に、本実施例1の半導体装置1の実装方法を 第4図、および第5図により説明する。なお、配 線基板のランド上に半導体装置1 a を実装する方 法(第4図により説明)は従来技術と同じである。

まず、配験基板12上にメタルマスクを用いた 印刷方式等によりクリームはんだ(図示せず)を 塗布し、その後、半導体装置1aをパキューム・ ピックアップ(図示せず)等により吸着し、この 半導体装置1aの外部リード5aと配線基を切り のランド13とを位置合わせした状態で、に軽くの 導体装置1aを上記したクリームはんだ、の半 し込む。なお、半導体装置1aの吸着、おくの リームはんだへの押し込み等は、例えば全てプロ グラム・コントロールにより自動的に行われる。

その後、リフローはんだ付け法、あるいはVPS (Vapor Phase reflow Soldering) 法等により、はんだを溶かしはんだ付けを行い、配額基板 1 2上に半導体装置 1 a を実装する(第 4 図)。

次に、配線基板12に実装された半導体装置1 aのパッケージ2 aの目印M(第4図参照)と、 その上に積み重ねて実装する半導体装置1 aのパッケージ2 aの目印Mとを合わせた状態で、下方のパッケージ2 aの凸部3 aと、その上に積み重ねて実装するパッケージ2 aの凹部4 a(第2図 参照)とを嵌め合わせる。

そして、下方のパッケージ2aの上面に位置する外部リード5aとその上方に積み賃ねるパッケージ2aの裏面に位置する外部リード5aとが確実に導過状態となるように上方のパッケージ2aを押し込み、半導体装置1aを配線基板12の実装面Aに対して垂直な方向に積み重ねる(第5図)。

この際、本実施例1では、半導体装置1 a . 1 a 同士を着脱自在の状態にしておくが、パッケージ2 a の凸部3 a 、または凸部3 a を嵌め込む凹部4 a にェポキシ樹脂等の接着剤を塗布し、これらパッケージ2 a . 2 a 同士を接着し、半導体装置1 a . 1 a 同士を確実に固定しても良い。

(5)、上記(1)、(4)により、配線長が短くなるため、 外来ノイズの影響を受けにくくなり、信頼性の高 い信号の授受が可能となる。

## (実施例2)

第6図は本発明の他の実施例を示す半導体装置のバッケージ外観を示す斜視図、第7図は第6図で示した半導体装置の積み重ね状態を示す斜視図、第8図は第6図で示した半導体装置を配線基板上に実装した状態を示す斜視図である。

第6図に示すように、本実施例2の半導体装置 1 b は、パッケージ2 b の上面の一部に四角柱状 の凸部3 b が形成され、かつパッケージ2 b の裏 面に凹部4 b が形成された樹脂モールド形のパッ ケージ構造となっている。

凸部3 bには、コ字状に折曲した複数の外部リード5 bが、パッケージ2 bの長手方向に並設されている。そして、外部リード5 bの一端は、パッケージ2 bの上面に形成された溝部6 bにより保持されている。

パッケージ2bの上面の四隅には、小凸部3c

このように本実施例!によれば、以下の効果を 得ることができる。

(1)、パッケージ2 a、 2 a を密着した状態で半導体装置 1 a、 1 a 同士を導通することができるため、半導体装置 1 a、 1 a 間の間隔が短くなり、実装密度を高密度化することができる。

②、半導体装置 laを配線基板 l 2 の実装面 A に対して水平な方向に実装するのみならず、実装面 A に対して垂直な方向に積み重ね実装することができるため、従来と同じ実装面積であっても、従来よりも多くの半導体装置 laを実装することが可能となる。

(3). 積み重ねた複数の半導体装置 1 a 同士を着脱自在の状態に固定しておけば、故障した半導体装置 1 a のみを取り替えたり、半導体装置 1 a の 着脱により回路機能や記憶容量等を適宜変えたりすることが可能となる。

(4)、上記(1)により、各パッケージ2 a、 2 a 間の 配線長が従来技術に比べて短くなるため、信号の 伝達速度を高速にすることが可能となる。

が形成されており、これと同一形状のパッケージ 構造の他の半導体装置1bを積み重ねた際、その 固定度を高め、かつ接続される外部リード5bの 位置がずれてしまうことを防止する構造となって

一方、凹部 4 b における一側面には、複数の外部リード 5 b が、パッケージ 2 b の長手方向に沿って並設されている。

また、パッケージ2 b の裏面の四隅には、パッケージ2 b . 2 b を嵌め合わせた際、上記した小凸部3 c を嵌め込むための小凹部4 c (第10図)が形成されている。

なお、凸部3bの一端には、複数の半導体装置1b,1b同士を積み重ねる際、極性等を間違えないようにするために目印Mが刻設されている。

本実施例 2 においても第 7 図に示すようにパッケージ 2 b. 2 b の凸郎 3 b と凹部 4 b とを篏合し、これらパッケージ 2 b. 2 b を固定して半導体装置 1 b. 1 b 同士を被み重ねることが可能な構造となっている。そして、凸部 3 b と凹部 4 b

に形成された外部リード5 b, 5 b が電気的に接 締される機治となっている。

ところで、このようなパッケージ構造の半導体 装置1 b を配線基板上に実装するには、第 8 図に 示すように、例えば予め配線基板12上にソケッ ト14aを接続しておき、このソケット14aに 半導体装置1bを実装する。

ソケット14aは、断面凸状となっており、そ の凸状部15の形状や寸法は、上記したパッケー ジ2bの凹部4bと篏合した際、パッケージ2b を聞定できるように設計されている。ソケットし 4 a の凸状部 1 5 の一側面には、バッケージ 2 b を嵌合した際、パッケージ2 bの凹部 4 b に形成 された外部リード5bと電気的な導通を取るため の複数の接触子16が並設されている。接触子し 6は、パッケージ2日を嵌合した際、窪み部17 の方向に押されるため、凹部4bに形成された外 部リード5 b (第6 図参照) を押さえる方向に付 勢される。なお、接触子16は、42アロイ等か らなりその表面に金等のメッキが陥されている。

とともに、これと嵌合するパッケージ面に凸部に 対応する複数の凹部を形成しても良い。

また、前記実施例1,2においては、凸部を四 角柱状とした場合について説明したが、これに限 定されるものではなく、例えば第9回に示すよう に半導体装置 1 cを構成するパッケージ 2 c の上 面の一部にテーパ状の凸部3dを形成しても良い。

また、前記実施例2においては、半導体装置を 配線基板に実装する際、予め配線基板にパッケー ジの凹部用のソケットを実装した場合について説 明したが、これに限定されるものではなく、例え は第10図に示すように、ソケット14岁に凹状 の挿入部19を設け、この挿入部19にパッケー ジ2 b の凸部 3 b を嵌合し、半導体装置 1 b を配 線基板12上に実装しても良い。

以上の説明では主として本発明者によってなさ れた発明をその背景となった利用分野である樹脂 モールド形のパッケージを備える半導体装置に適 用した場合について説明したが、これに限定され ず種々適用可能であり、例えばセラミック形のパ 4. 図面の簡単な説明

また、ソケット14aの肩郎に形成された小凸 状部18は、パッケージ20の裏面の四隅に形成 された小凹部4 c (第10四)に嵌め合わせるた めの突起部である。

なお、半導体装置10の積み重ね方法は、実施 例1と同じである。

本実施例 2 によれば、実施例 1 の(1) ~ (5) の効果 の他に、複数の半導体装置 1 b を配線基板 1 2 の 実装面に対して垂直な方向に実装した際、最下方 の半導体装置しりも自由に取り替えることができ る効果がある。

以上、本発明者によってなされた発明を実施例 に基づき具体的に説明したが、本発明は前記実施 例1. 2に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることはいう までもない。

例えば、前記実施例しにおいては、一つのバッ ケージの面に一つの凸部を形成した場合について 説明したが、これに限定されるものではなく、例 えば一つのパッケージ面に複数の凸部を形成する

ッケージを備える半導体装置に適用しても良い。 (発明の効果)

本題において開示される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 下記のとおりである。

すなわち、第1に、複数の半導体装置を、各半 導体装置を構成するパッケージ同士を密着した状 態で導通することができるため、半導体装置間の 間隔が短くなり、実装密度を向上させることが可 能となる。

第2に、半導体装置の着脱が可能になるため、 故障した半導体装置のみを取り替えたり、半導体 装置の着脱により回路機能や記憶容量等を適宜変 えたりすることが可能となる。

第3に、半導体装置の実装が配線基板の実装面 に対して水平な方向のみならず、実装面に対して 垂直な方向に展開されるため、従来と同じ実装面 譲であっても従来より多くの半導体装置を実装す ることが可能となる。

# 特別平2-239651(6)

第1図は本発明の一実施例である半導体装置の パッケージ外観を示す斜視図、

第2図は第1図のⅡ-Ⅱ線断面図、

第3図はこの半導体装置を複数積み重ねた状態 を示す断面図、

第4図はこの半導体装置を配線基板上に実装し た状態を示す斜視図、

第5図は配線基板上における半導体装置の積み 重ね状態を示す斜視図、

第6回は本発明の他の実施例を示す半導体装置 のパッケージ外観を示す斜視図、

第7図は第6図に示した半導体装置の積み重ね 状態を示す斜視図、

第8図は第6図に示した半導体装置を配線基板 上に実装した状態を示す斜視図、

第9図は実施例のさらに他の実施例である半導 体装置のパッケージ外観を示す斜視図、


第10図は実施例2で示したコネクタの変形例 を示す斜視図である。

la, lb, lc···半導体装置、2a, 2

b. 2 c · · · // y / - // , 3 a . 3 b . 3 d · ··凸部、3 c···小凸部、4 a. 4 b··· 凹部、4c···小凹部、5a, 5b···外部 リード (外部端子) 、 6 a . 6 b · · · 溝部、 7 ・・・内部リード、8・・・ポンディングワイヤ、 9・・・半導体チップ、10・・・接合剤、11 ・・・ダイパッド、12・・・配装基板、13・ 5 · · · 凸状部、16 · · · 接触子、17 · · · 度み部、18・・・小凸状部、19・・・挿入部、 A・・・実装面、M・・・目印。

代理人 弁理士 简 井


第 1 図




10: 半學体發置


2a: パッケージ 3a: 凸切 5a: 外切リード (外切端子)

2 🖾 4a: 凹 切 9: 丰等体 5~7°







第 5 図




# 第 7 🖄










第 10 図



-277-

第1頁の統き

⑤Int. Cl. 5 識別記号 庁内整理番号

H 01 L 23/50 25/11 25/18 7735-5F · R

東京都小平市上水本町5丁目20番1号 日立超エル・エ @発 明 者 野 坂 寿 雄

ス・アイ・エンジニアリング株式会社内

東京都小平市上水本町5丁目20番1号 日立超エル・エ @発 明 者 中村 英 明

ス・アイ・エンジニアリング株式会社内